DAC & ADC > 참고문헌자료실

본문 바로가기

사이트 내 전체검색


참고문헌자료실

DAC & ADC

페이지 정보

작성일18-07-07 13:45

본문




Download : DAC & ADC.hwp

AD-DA변환기 , DAC & ADC기타레포트 ,
레포트/기타


DAC%20&%20ADC_hwp_01_.gif DAC%20&%20ADC_hwp_02_.gif DAC%20&%20ADC_hwp_03_.gif DAC%20&%20ADC_hwp_04_.gif DAC%20&%20ADC_hwp_05_.gif DAC%20&%20ADC_hwp_06_.gif



설명



(4) 연속추정형 A/D 변환기
애널로그 입력신호가 크게 변동하는 경우 Up/Down counter는 V in에 상당한 디지털 출력으로 변환하는데 시간이 걸리게 된다 그림 9-15는 이 변환시간을 단축하는 연속추정형 A/D변환기로서 n비트의 출력을 만드는데 nro의 클록 주기가 필요하다.



DAC & ADC





AD-DA변환기


순서

Download : DAC & ADC.hwp( 68 )


DAC & ADC에 대한 글입니다. 그러면 디지털 출력은 1xxx이 되고 D/A변환기의 출력이 11[V]가 되므로 동작은 끝난다. 그러면 디지털 출력은 1xxx이 되고 이것은 10[V]를 의미한다. 쉽게 설명(說明)하기 위하여 입력전압이 0~15까지를 표시하며 그리하여 1이 1[V]에 대한 디지털 출력이라 하자. 애널로그 입력 V in이 11[V]라 할 때 디지털 출력의 접근 동작을 알아본다.
이 H신호와 클록 펄스에 의하여 논리회로(logic block)는 축적 레지스터(storage register)의 2번째 MSB를 1로 set시킨다. 처음에 디지털 출력은 MSB가 1, 즉 1,000(=8)로 set되는 것으로 처음 된다 디지털 출력 8은 애널로그 전압8[V]를 의미하고 이것은 비교기에서 비교되어 V in=11[V]>8[V]이므로 그 출력을 H로 한다. 이것은 또, 입력보다 작으므로 논리회로는 3번째 비트를 그대로 1로 유지시키면서 LSB를 1로 set시킨다.

,기타,레포트
다.
DAC & ADC에 대한 글입니다. 즉, 디지털 출력은 1100이 되고, D/A변환기의 출력은 12[V]가 된다
12[V]는 애널로그 입력신호 11[V]보다 크므로 비교기의 출력은 L이 된다 이 L 출려과 다음 클록 펄스는 앞서의 2번째 …(省略) SB의 1을 다시 0으로 reset시키고, 3번째 비트를 1로 set시킨다. 그러므로 4비트의 변환기의 입력의 change(변화)에 대한 출력의 adaptation(적응) 은 4개의 클록 펄스 주기 이내에 이루어진다.

참고문헌자료실 목록

게시물 검색


Copyright © teastory.co.kr All rights reserved.
상단으로
PC 버전으로 보기